ปัญหาสำคัญ
คำอธิบาย
ปัญหานี้มีผลต่อผลิตภัณฑ์ DDR3
อินเทอร์เฟซ DDR3 บนอุปกรณ์ Stratix V อาจล้มเหลวในการวิเคราะห์การกู้คืน ในการออกแบบตัวอย่างสําหรับการถ่ายโอนภายในตัวสร้างการรับส่งข้อมูล ความล้มเหลวดังกล่าวมีผลต่อการออกแบบอัตราไตรมาสเท่านั้นและเกิดขึ้นภายในเท่านั้น ตัวสร้างการรับส่งข้อมูล คุณสามารถละเลยความล้มเหลวเหล่านี้ได้เนื่องจากเกิดขึ้น ในการถ่ายโอนที่ไม่จําเป็นต้องใช้เวลา 1T
ความละเอียด
วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการตั้งค่าพาธที่ได้รับผลกระทบ เป็นพาธเท็จในไฟล์ SDC ที่ผู้ใช้กําหนด
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต