ID บทความ: 000077478 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 19/04/2016

มีการกําหนดบิต "แอดเดรสที่สองแบบ chained" ในทั้งตัวบอกรับสัญญาณและตัวบอกตัวส่งสัญญาณใน Cyclone® V/Arria® V SoC Ethernet Media Access Controller ได้รับจากที่ใด

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

บิต "ที่อยู่รองโซ่" ในตัวอธิบายตัวรับสัญญาณและตัวส่งสัญญาณคือ RDES[14] และ TDES1[20] ตามลําดับ

ส่วน DMA controller ของคู่มืออ้างอิงทางเทคนิคของระบบโปรเซสเซอร์แบบแข็ง Cyclone® V/Arria® V เวอร์ชัน 15.1 และระบุ RDES[24] และ TDES1[24] อย่างไม่ถูกต้องก่อนหน้านี้

ความละเอียด

ปัญหานี้จะได้รับการแก้ไขในคู่มืออ้างอิงทางเทคนิคของระบบโปรเซสเซอร์แบบแข็ง Cyclone® V/Arria® V ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้