ID บทความ: 000077465 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/11/2011

ไม่สามารถจําลองการต่อรองอัตราอัตโนมัติของคอร์ CPRI IP ใน Verilog HDL ด้วย ModelSim 6.4b หรือใหม่กว่า

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    รูปแบบฟังก์ชัน CPRI MegaCore พร้อมการต่อรองอัตราอัตโนมัติ เปิดใช้งานและด้วยไฟล์เอาต์พุต Verilog HDL ไม่สามารถจําลองได้สําเร็จ ใน Mentor Graphics ModelSim 6.4b การจําลองหรือในเวอร์ชันที่ใหม่กว่า ของโปรแกรมจําลองนี้

    ปัญหานี้มีผลต่อรูปแบบฟังก์ชัน CPRI MegaCore ทั้งหมดด้วย เปิดใช้งานการต่อรองอัตราอัตโนมัติและด้วยไฟล์เอาต์พุต Verilog HDL การจําลองไม่สามารถเสร็จสมบูรณ์สําหรับรูปแบบเหล่านี้โดยใช้การจําลองเหล่านี้

    ความละเอียด

    ใช้เครื่องมือจําลอง ModelSim 6.4a เพื่อจําลองรูปแบบเหล่านี้

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 10.1 ของฟังก์ชัน CPRI MegaCore

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้