ID บทความ: 000077461 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/06/2021

ทําไมฉันถึงเห็นความถี่นาฬิกาไม่ถูกต้องในการลงทะเบียน khz_rx (0x341) และ khz_tx (0x342) ของ E-Tile Hard IP สําหรับ Intel® FPGA IP อีเธอร์เน็ต

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® E-tile Hard IP สำหรับ Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    คุณอาจเห็นความถี่ที่ไม่ถูกต้องในการลงทะเบียน khz_rx (0x341) และ khz_tx (0x342) ของ Intel® FPGA IP E-Tile Hard IP สําหรับอีเธอร์เน็ต หากความถี่ i_reconfig_clk ไม่ใช่ 100 MHz

    เนื่องจากค่าความถี่จะถูกวัดตามสมมติฐานว่าความถี่ i_reconfig_clk คือ 100 MHz

    ความละเอียด

    ถ้าความถี่ i_reconfig_clk ไม่ใช่ 100 MHz ค่ารีจิสเตอร์ khz_rx (0x341) และ khz_tx (0x342) จะถูกคํานวณด้วยสมการด้านล่างตามลําดับ

    • khz_rx (0x341) : กู้คืนความถี่สัญญาณนาฬิกา /10* [100 MHz / i_reconfig_clk (MHz) ] ใน KHz
    • khz_tx (0x342) : ความถี่สัญญาณนาฬิกา TX /10* [100 MHz / i_reconfig_clk (MHz) ] ใน KHz

    คําอธิบายปัญหามีกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของ UG-20160

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    เอฟพีจีเอ Intel® Stratix® 10 DX
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้