ในการออกแบบ FPGA 10 Stratix®บางแบบ ธนาคาร 3V I/O จะไม่ถูกนํามาใช้เป็นอินพุตและเอาต์พุตสัญญาณ 3.0V และ VCCIO3V จะเชื่อมต่อกับพาวเวอร์ซัพพลาย ซึ่งไม่ใช่ 3.0V แต่เท่ากับ 1.8V หรือ 1.2V ซึ่งสามารถแชร์ระนาบพลังงานเดียวกันกับธนาคารอื่น ๆ ได้
ภายใต้เงื่อนไขนี้ พิน nPERST เฉพาะ[L,R][0:2] จะต้องได้รับการกําหนดมาตรฐานที่ไม่ใช่ 3.0-V I/O
ดังนั้น อาจพบข้อผิดพลาด fitter เมื่อพิน nPERST[L,R][0:2] ถูกกําหนดเป็นมาตรฐาน 3.0-V I/O โดยไม่มีการกําหนดเพิ่มเติมใดๆ
เพิ่ม 'set_instance_assignment-name USE_AS_3V_GPIO ON -to <signal>' ในไฟล์ QSF ของคุณหากคุณตั้งใจจะพยายามใช้มาตรฐานที่ไม่ใช่ 3.0-V บนพินนี้
อย่างเช่น:
set_instance_assignment -ชื่อ IO_STANDARD "1.8 V" -to pcie_rstn_pin_perst -entity pcie_example_design
set_instance_assignment -name USE_AS_3V_GPIO ON -to pcie_rstn_pin_perst -entity pcie_example_design