ID บทความ: 000077451 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 27/02/2019

ฉันจะกําหนดมาตรฐาน I/O ที่ไม่ใช่ 3.0-V สําหรับพิน nPERST ของ Intel® Stratix® 10 PCI Express* Hard IP ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • Avalon-ST Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในการออกแบบบางIntel® Stratix® 10 ธนาคาร 3V I/O จะไม่ถูกใช้เป็นอินพุตและเอาต์พุตสัญญาณ 3.0V และ VCCIO3V จะเชื่อมต่อกับพาวเวอร์ซัพพลายที่ไม่ใช่ 3.0V แต่เช่น 1.8V หรือ 1.2V ซึ่งสามารถแบ่งระนาบพลังงานเดียวกันกับธนาคารอื่นๆ ได้

    ภายใต้เงื่อนไขนี้ จะต้องกําหนดพินเฉพาะ nPERST[L,R][0:2] มาตรฐาน I/O ที่ไม่ใช่ 3.0-V

    ดังนั้นข้อผิดพลาดที่พอดีอาจพบเมื่อ nPERST[L,R][0:2] พินถูกกําหนดเป็นมาตรฐาน I/O ที่ไม่ใช่ 3.0-V โดยไม่มีการบ้านเพิ่มเติม

    ความละเอียด

    เพิ่ม 'set_instance_assignment -name USE_AS_3V_GPIO ON -to ' ลงในไฟล์ QSF ของคุณหากคุณต้องการใช้มาตรฐานที่ไม่ใช่ 3.0-V บนพินนี้

    ตัวอย่างเช่น:

    set_instance_assignment -name IO_STANDARD "1.8 V" -to pcie_rstn_pin_perst -entity pcie_example_design
    set_instance_assignment -name USE_AS_3V_GPIO ON -to pcie_rstn_pin_perst -pcie_example_designนิติบุคคล
     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้