ID บทความ: 000077440 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 19/07/2017

การละเมิดเวลาในโดเมนนาฬิกา ls_clk[0] ของ IP คอร์ HDMI RX

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    IP คอร์ HDMI RX อาจพบการละเมิดเวลาหากls_clk[2:0] ถูกตอกบัตรจากแหล่งนาฬิกา 3 แหล่งแยกแทนที่จะเป็นแหล่งนาฬิกาเดียว นี่เป็นเพราะการจัดการการข้ามโดเมนนาฬิกาอย่างไม่ถูกต้องของพาธข้อมูล TMDS แต่ละพาธไปยังls_clk[0] โดเมนนาฬิกาใน IP คอร์ HDMI RX

    ความละเอียด

    ขับเคลื่อน 3 ls_clkทั้งหมด[2:0] จากแหล่งนาฬิกาเดียวกัน และทําการซิงโครไนส์ข้อมูลไปยังแหล่งนาฬิกาเดียวก่อนที่จะเชื่อมต่อกับ IP คอร์ HDMI RX

    ผู้ใช้อาจอ้างอิงถึงตัวอย่างการออกแบบ HDMI Arria® 10 ไฟล์การออกแบบ mr_hdmi_rx_core_top.v สําหรับการสาธิตการเชื่อมต่อ ตัวอย่างการออกแบบสามารถเกิดขึ้นได้จาก IP คอร์ HDMI

    ปัญหานี้ได้รับการแก้ไขในการอัปเดต Quartus® Prime เวอร์ชั่น 17.0 1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Arria® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้