ID บทความ: 000077429 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/06/2020

ทําไมการออกแบบตัวรับส่งสัญญาณอุปกรณ์ IV GX Stratix®ของฉันจึงล้มเหลวในการผสานรวม TX PLL ในซอฟต์แวร์ Quartus® II

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    การออกแบบตัวรับส่งสัญญาณอุปกรณ์ IV GX Stratixของคุณล้มเหลวในการผสานรวม TX PLL ในซอฟต์แวร์ Quartus® II หาก TX PLLs ภายใน ALTGX Megawizard Plugin Manager ที่จะถูกผสานรวมกันไม่มีพารามิเตอร์ที่เหมือนกัน

    ความละเอียด

    สําหรับซอฟต์แวร์ Quartus II เพื่อผสานรวม TX PLLs การตั้งค่า การกําหนดค่า และอินพุตของ TX PLL เหล่านั้นต้องเหมือนกัน

    ตัวอย่างของพารามิเตอร์ TX PLL ที่ต้องเหมือนกันสําหรับการผสานรวมที่ประสบความสําเร็จ ได้แก่ อินพุตสัญญาณนาฬิกา อินพุตการควบคุม เช่น รีเซ็ตและปิดเครื่อง การตั้งค่าแบนด์วิดธ์ การตั้งค่าการกําหนดค่าใหม่แบบไดนามิก ประเภท PLL

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้