ข้อกําหนดการเว้นระยะห่าง ATX PLL ใช้เมื่อใช้โปรไฟล์การกําหนดค่าใน ATX PLL IP ที่มีอุปกรณ์ Arria® 10 หรือไม่

ได้ ข้อกําหนดการเว้นระยะห่าง ATX PLL ใช้เมื่อใช้โปรไฟล์การกําหนดค่าใน ATX PLL IP ที่มีอุปกรณ์ Arria® 10

หากส่วนประกอบ ATX PLL IP และ IP FPLL ของคุณใช้คุณสมบัติโปรไฟล์การกําหนดค่าเพื่อกําหนดค่าใหม่ให้กับอัตราข้อมูลต่างๆ คุณต้องตรวจสอบด้วยตนเองว่าเป็นไปตามข้อกําหนดระยะห่างสําหรับชุดโปรไฟล์การกําหนดค่าทั้งหมด

คําเตือนสําคัญควรเกิดขึ้นโดยซอฟต์แวร์ Quartus® Prime เมื่อ ATX PLL ไปยัง ATX PLL หรือ ATX PLL ไปยังข้อกําหนดระยะห่าง FPLL ถูกละเมิด ตัวอย่างการเตือนที่สําคัญคือด้านล่าง

คําเตือนสําคัญ (18499): ATX PLL <Gen_LHDx0.LHDx1|Gen_ATXPLL. Gen_ATXUSR0. ATXPLL_i0|xcvr_atx_pll_a10_0|atx_pll_inst> อยู่ใกล้กับ<GEN_LHDX1 ATX PLL มากเกินไป Gen_ATXPLL. Gen_ATXUSR1. ATXPLL_i0|xcvr_atx_pll_a10_0|atx_pll_inst> สําหรับความถี่ ATX PLL VCO ระหว่าง 7.2 GHz ถึง 11.4 GHz เมื่อ ATX PLL สองตัวทํางานที่ความถี่ VCO เดียวกัน (ภายใน 100 MHz) ต้องวาง 7 ATX PLL แยกกัน

อย่างไรก็ตามในตัวอย่างด้านล่าง จะไม่มีการเตือนที่สําคัญใดๆ เกิดขึ้นโดยซอฟต์แวร์ Quartus® Prime

ATXPLL จํากัดอยู่ที่ HSSIPMALCPLL_1CB ที่ตั้ง

Profile 0 = 10G3 (ค่าเริ่มต้นณ เวลาคอมไพล์)

โปรไฟล์ 1 = 12G5

ATXPLL จํากัดอยู่ที่ HSSIPMALCPLL_1CT ที่ตั้ง

โปรไฟล์ 0 = 10G3

โปรไฟล์ 1 = 12G5 (ค่าเริ่มต้นณ เวลาคอมไพล์)

Arria® 10 ATX PLL ถึง ATX PLL และ ATX PLL ตามข้อกําหนดระยะห่าง fPLL ได้แสดงไว้ใน "3.1.1" แนวทางระยะห่างของ PLL การส่งเมื่อใช้ ATX PLL และ fPLL" ของส่วน Arria® 10 ตัวรับส่งสัญญาณ PHY IP คู่มือผู้ใช้