คุณสามารถประมาณกําลัง PLL ของช่องรับส่งสัญญาณ E-Tile สําหรับอุปกรณ์ Intel Stratix 10 TX, MX และ DX ในเครื่องมือ Intel Quartus Prime PTC โดยเพิ่มบรรทัด "ตัวส่งสัญญาณเท่านั้น" ในหน้า "ตัวรับส่งสัญญาณ" ของ PTC
ตัวอย่างสามตัวอย่างต่อไปนี้แสดงวิธีที่คุณสามารถกําหนดค่า PTC สําหรับข้อกําหนด PLL ของช่อง E-Tile ที่คุณต้องการ
E-Tile Channel PLL ที่กําหนดค่าสําหรับ: สัญญาณนาฬิกาอ้างอิง = 200MHz, pll_clkout1 = 800MHz, pll_clkout2 = 400MHz,
โหมดการทํางาน, อัตราข้อมูล (Mbps), ความกว้างดิจิตอล/อนาล็อก, โหมดพลังงาน, FEC, EHIP, การกั้น, ความถี่ดิจิทัล, #Refclks, Refclk Freq, VOD
ตัวส่งเท่านั้น, 12800, 16 พลังงานปกติ, บายพาส, บายพาส, NRZ, 0, 1, 200, 0
E-Tile Channel PLL ที่กําหนดค่าสําหรับ: สัญญาณนาฬิกาอ้างอิง = 125MHz, pll_clkout1 = 500MHz, pll_clkout2 = 250MHz,
โหมดการทํางาน, อัตราข้อมูล (Mbps), ความกว้างดิจิตอล/อนาล็อก, โหมดพลังงาน, FEC, EHIP, การกั้น, ความถี่ดิจิทัล, #Refclks, Refclk Freq, VOD
ตัวส่งเท่านั้น, 8000, 16, พลังงานปกติ, บายพาส, บายพาส, NRZ, 0, 1, 125, 0
E-Tile Channel PLL ที่กําหนดค่าสําหรับ: นาฬิกาอ้างอิง = 307.2MHz, pll_clkout1 = 491.52MHz, pll_clkout2 = 245.76MHz,
โหมดการทํางาน, อัตราข้อมูล (Mbps), ความกว้างดิจิตอล/อนาล็อก, โหมดพลังงาน, FEC, EHIP, การกั้น, ความถี่ดิจิทัล, #Refclks, Refclk Freq, VOD
ตัวส่งเท่านั้น, 19660.8, 40, พลังงานปกติ, บายพาส, บายพาส, NRZ, 0, 1, 307.2, 0
หรือคุณสามารถสร้างอินสแตนซ์ของตัวรับส่งสัญญาณ E-Tile Native PHY IP ในโหมด PLL ในโครงการ Intel Quartus Prime คอมไพล์โครงการและดูการกําหนดค่าใน PTC
ข้อมูลนี้จะถูกเพิ่มไปยังการปรับปรุงคู่มือผู้ใช้Intel FPGA Power and Thermal Calculatorในอนาคต