เนื่องจากปัญหากับคอร์ Arria® V Transceiver PLL Intel® FPGA IP ในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 18.1 คุณอาจพบข้อผิดพลาดที่คล้ายกับข้างต้นระหว่างการวิเคราะห์และการคอมไพล์อย่างละเอียดหากประเภทไฟล์รูปแบบ IP เป็น VHDL
เปลี่ยนรายการต่อไปนี้ใน .vhd:
จาก
fboutclk(0) => fboutclk,
hclk(0) => hclk,
ถึง
fboutclk(0) => fboutclk(0),
hclk(0) => hclk(0),
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชั่น 19.1