ID บทความ: 000077414 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/10/2016

ทําไมตัวรับสัญญาณ L-tile simplex Intel® Stratix® 10 FPGA ของฉันจึงมีความอดทนค่าเบี่ยงเบนต่ํา เมื่อไม่มีใช้ตัวส่งสัญญาณสําหรับช่องสัญญาณนั้น

สิ่งแวดล้อม

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชัน 16.1.2 ES Edition และรหัสการสอบเทียบก่อนหน้านี้ อุปกรณ์ Intel Intel® Stratix® 10 ตัวรับสัญญาณ simplex อาจมีความทนทานค่าเบี่ยงเบนต่ําเมื่อไม่มีการใช้ตัวส่งสัญญาณในช่องสัญญาณนั้น

ความละเอียด

เพื่อหลีกเลี่ยงปัญหานี้ คุณสามารถสร้างอินสแตนซ์ตัวรับส่งสัญญาณ TX simplex และผสานลงในช่องสัญญาณเดียวกันกับตัวรับส่งสัญญาณ RX simplex

หลังจากการสอบเทียบเสร็จสิ้น คุณสามารถเขียน 1'b0 เพื่อจัดการกับออฟเซต 0x10F เพื่อหยุดนาฬิกาซีเรียลไลเซอร์ TX จากการสลับและประหยัดพลังงาน ถ้าจําเป็นต้องเรียกใช้การปรับเทียบใหม่โหมดผู้ใช้ 0x10F อีกครั้ง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้