ID บทความ: 000077399 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 22/02/2019

ทําไมพารามิเตอร์การปรับใช้ IP PMA Intel® Stratix® 10 E-Tile Native PHY จึงไม่สามารถโหลดไปยังทุกช่องสัญญาณของอินสแตนซ์ดังกล่าวได้

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • ตัวรับส่งสัญญาณ Stratix® 10 E-Tile Native PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาใน Intel® Stratix® 10 E-Tile Native PHY IP เวอร์ชัน 18.1 Update 1 พารามิเตอร์การปรับใช้ PMA จะถูกโหลดไปยังช่องแรกของอินสแตนซ์ดังกล่าวเท่านั้น

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.1 Update 1 ให้ทําตามขั้นตอนด้านล่าง:

    1. รับที่อยู่ทางกายภาพของช่อง 0 (ที่อยู่ฐานของ 0x0):

    0x200[7:0]: 8'h00

    0x201[7:0]: 8'h00

    0x202[7:0]: 8'h00

    0x203[7:0]: 8'h97

    2. คัดลอกไปยังช่องทางอื่นๆ (ที่อยู่พื้นฐานของ 0x80000 สําหรับช่อง 1, 0x100000 สําหรับช่อง 2 เป็นต้น):

    0x200[7:0]: 8'hADDR

    0x201[7:0]: 8'h00

    0x202[7:0]: 8'h00

    0x203[7:0]: 8'h95

    โดยที่ ADDR คือที่อยู่ทางกายภาพของช่องสัญญาณ 0 ที่ส่งคืนใน 0x204 จากการเขียนการลงทะเบียนชุดแรก

    โปรดดู บทที่ Intel® Stratix® 10 E-Tile Transceiver PHY User Guide " การกําหนดค่าพารามิเตอร์ PMA โดยใช้ PHY IP แบบเนทีฟ" เพื่อดูข้อมูลเพิ่มเติมเกี่ยวกับพารามิเตอร์การปรับใช้ PMA ภายใน PHY IP Core GUI แบบเนทีฟ"

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.2

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้