คำอธิบาย
tx_clkout เป็นที่นิยมสําหรับ pipe_pclk ความถี่ของอุปกรณ์จะเปลี่ยนโดยอัตโนมัติตามการกําหนดค่าความเร็วของ Gen1/Gen2/Gen3 และความกว้างของข้อมูล
ความละเอียด
ใช้ tx_clkout ตรงกลางเพื่อลดการเบี่ยงเบนของสัญญาณนาฬิการะหว่างช่องสัญญาณทั้งนี้ขึ้นอยู่กับการกําหนดค่าความกว้างของลิงก์ สําหรับอินสแตนซ์:
- x1 และ x2 --> ใช้ tx_clkout[0]
- x4 --> ใช้ tx_clkout[1] หรือ tx_clkout[2]
- x8 --> ใช้ tx_clkout [3] หรือ tx_clkout[4]
พอร์ต hclk_out ของ Native PHY สามารถลอยได้ โดยทั่วไปแล้วเป็นฟีดผ่านเวอร์ชันของ hclk_in ที่จัดหาโดยลูปแบบเฟส Tx (PLL) โดยทั่วไป แล้ว จะไม่มีการใช้นาฬิกานี้เนื่องจากความถี่ได้รับการแก้ไข ระบบจะใช้เมื่อทรัพย์สินทางปัญญา (IP) ของบุคคลที่สามต้องใช้นาฬิกาแบบความถี่คงที่เท่านั้น