ID บทความ: 000077382 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/05/2019

โหน: <hierarchy>|gen_ct1_hssi_pldadapt_rx.inst_ct1_hssi_pldapt_rx~aib_rx_internal_div.reg ถูกระบุว่าเป็นนาฬิกา แต่ถูกค้นพบโดยไม่มีการบ้านนาฬิกาที่เกี่ยวข้อง</hierarchy>

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Transceiver PHY
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 17.1 และก่อนหน้า คุณอาจพบคําเตือนนี้ระหว่างการวิเคราะห์เวลาเมื่อสร้างอินสแตนซ์หลายอินสแตนซ์ของ Native PHY Intel® Stratix® IP FPGA 10 ตัวในการออกแบบของคุณ

    ปัญหาเฉพาะในกรณีที่ตัวรับส่งสัญญาณ Native PHY Intel® Stratix® 10 FPGA ชื่ออินสแตนซ์ IP รวมถึงขายึดสี่เหลี่ยมที่มีตัวเลขมากกว่าหนึ่งหลัก

    ตัวอย่างเช่น:

    "my_instance[0].u0" จะทํางานได้ดี

    "my_instance[10].u0" จะส่งผลให้เกิดข้อผิดพลาด


    ชื่ออินสแตนซ์ที่มีขายึดสี่เหลี่ยมเป็นผลทั่วไปจากการใช้คําสั่งสร้างอินสแตนซ์หลายอินสแตนซ์ของส่วนประกอบเดียวกัน

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ ตรวจสอบให้แน่ใจว่า Native PHY ของตัวรับส่งสัญญาณของคุณ Intel® Stratix®ชื่ออินสแตนซ์ IP 10 FPGA ไม่มีขายึดสี่เหลี่ยมที่มีตัวเลขมากกว่าหนึ่งหลัก

    ปัญหานี้มีกําหนดเวลาให้แก้ไขได้ในซอฟต์แวร์ Intel Quartus Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGAs and SoC FPGAs

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้