คำอธิบาย
ตามค่าเริ่มต้น สัญญาณรีเซ็ตภายในของ Intel® Arria® 10 fPLL IP Core จะถูกควบคุมโดยการลงทะเบียน Avalon-MM แต่ไม่เป็นสัญญาณอินพุต pll_powerdown ดังนั้นการหาสัญญาณอินพุตของpll_powerdownจะไม่รีเซ็ตIntel® Arria® 10 fPLL
วิธีแก้ไข
เพิ่มการกําหนด QSF ต่อไปนี้เพื่อเปลี่ยนการควบคุมการรีเซ็ตจากการลงทะเบียน Avalon-MM ไปยังอินพุตpll_powerdown:
set_global_assignment -name VERILOG_MACRO "ALTERA_XCVR_A10_ENABLE_ANALOG_RESETS=1"
