E-Tile Hard IP สําหรับ IP อีเธอร์เน็ตในบางครั้งอาจส่งคําซ้ําหรือจัดลําดับใหม่หลังจากการเปิดเครื่องเมื่อใช้งานในอุปกรณ์ Intel® Stratix® 10 หรือ Intel Agilex® 7 หาก E-Tile Hard IP สําหรับ IP อีเธอร์เน็ตอยู่ในลูปถูกล็อกตามแชนเนล AIB, การกําหนดค่า Host-Agent ที่แตกต่างและไม่ได้ปฏิบัติตามลําดับการเริ่มต้นการรีเซ็ต
หากต้องการนํา AIB Channel PLL ของคุณไปใช้อย่างน่าเชื่อถือ, หลายแชนเนล, ช่องสัญญาณหลักที่แตกต่าง, E-Slave ที่กําหนดค่าโดย E-Tile Hard IP สําหรับ IP อีเธอร์เน็ต คุณต้องดําเนินการตามลําดับต่อไปนี้
1. ให้ i_sl_csr_rst_n [3:0] และ i_reconfig_reset
2. รอ จนกว่า ช่องสัญญาณ AIB PLL aib_pll_lock สัญญาณจะเซิร์ฟ
3. เผย ให้มั่นใจ ในสัญญาณ i_sl_csr_rst_n[master_channel] และ สัญญาณ i_reconfig_reset
4. รอ 10 มิลลิวินาที
5. เผยสัญญาณ i_sl_csr_rst_n[slave_channels]
ข้อกําหนดในการจัดลําดับ de-assertion ของช่องสัญญาณ host-agent i_sl_csr_rst_n[3:0] จะถูกเพิ่มเข้าไปในการปรับปรุง E-Tile Hard IP สําหรับ Ethernet และ E-Tile CPRI PHY Intel® FPGA IP คู่มือผู้ใช้ในอนาคต