ID บทความ: 000077363 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 07/03/2017

ทําไมฉันจึงไม่สามารถเข้าถึงการลงทะเบียน PCIe หลังจากสร้างซอฟต์แวร์ Intel® Quartus® Prime 16.1 PCIe CvP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจไม่สามารถเข้าถึง Arria® 10 PCIe® IP Core ลงทะเบียนได้ หากอุปกรณ์ Arria 10 ใช้โหมด Configuration via Protocol (CvP) และถูกสร้างขึ้นโดยใช้ Quartus® Prime เวอร์ชั่น 16.1, 16.1.1 และ 16.1.2

     

     

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้เปลี่ยน พารามิเตอร์ USE_ALTPCIE_PS_HIP_LOGIC altera_pcie_a10_hip_161_*.v จาก 1 เป็น 0 และทําการคอมไพล์การออกแบบใหม่

    แหล่งที่มาของการถ่ายโอนการลงทะเบียน PCIe IP (RTL) มักจะอยู่ที่:

    ./altera_pcie_a10_hip161/synth/*_altera_pcie_a10_hip_161_*.v

    เปลี่ยน จาก:

    USE_ALTPCIE_RS_HIP_LOGIC localparam = 1;

    ถึง:

    USE_ALTPCIE_RS_HIP_LOGIC localparam = 0;

    แล้วเรียกใช้การคอมไพล์แบบเต็ม

     

    อย่าสร้างคอร์ PCIe IP ใหม่หลังจากเปลี่ยนพารามิเตอร์นี้ การปฏิรูปใหม่จะเขียนทับการเปลี่ยนแปลง

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 17.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้