ID บทความ: 000077362 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/05/2017

ทําไมจึงใช้คําควบคุม "rx_10g_frame_mfrm_err" ในคําควบคุมเลเยอร์แบบ Non-Framing Interlaken เมื่อใช้ IP PHY อุปกรณ์ Stratix V Native กับ Interlaken Preset

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime ทั้งแฟลก "rx_10g_mfrm_err" และบิตสถานะ "rx_10g_control[8]" อาจพบระหว่างคําควบคุมเลเยอร์แบบ Non-Framing Interlaken เมื่อใช้ IP PHY ของอุปกรณ์ Stratix V กับ Interlaken Preset

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ละเลยบิตสถานะ "rx_10g_mfrm_err" และ "rx_10g_control[8]" ระหว่างตําแหน่งคําควบคุมเลเยอร์ที่ไม่ใช่เฟรมภายใน Metaframe ของ Interlaken

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้