ID บทความ: 000077355 ประเภทข้อมูล: การติดตั้งและตั้งค่า การตรวจสอบครั้งล่าสุด: 13/07/2017

ทําไมฉันจึงไม่สามารถสร้างตัวอย่างการออกแบบอุปกรณ์ Arria 10 SerialLite III ใน Quartus Prime Standard Editions 16.0, 16.1 และ 17.0 ได้

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • IP เอฟพีจีเอ Intel® สตรีมมิง Serial Lite III
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชั่น 16.0, 16.1 และ 17.0 คุณอาจไม่สามารถสร้างตัวอย่างการออกแบบอุปกรณ์ Arria® 10 SerialLite® III ได้

    เจนเนอเรชั่นตัวอย่างการออกแบบอาจค้างอยู่กับข้อมูลต่อไปนี้กล่องโต้ตอบ:

    seriallite_iii_a10_0: การสร้างส่วนประกอบ testbench สําหรับการจําลอง

    ข้อมูล: seriallite_iii_a10_0: การสร้างสคริปต์การเปิดปิดการจําลอง

    ข้อมูล: seriallite_iii_a10_0: การสร้างไฟล์ tcl สําหรับเจนเนอเรชั่น QSYS

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ติดตั้งแพคเกจอุปกรณ์ Quartus Prime Stratix® V

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus Prime เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้