คำอธิบาย
ตัวรับส่งสัญญาณ E-Tile Native PHY Intel® Stratix® 10 FPGA IP ในซอฟต์แวร์ Intel Quartus® Prime Pro Edition เวอร์ชั่น 18.1.1 และก่อนหน้าแสดงช่วงความถี่สัญญาณนาฬิกาอ้างอิงที่รองรับระหว่าง 125 MHz - 500 MHz
ช่วงความถี่สัญญาณนาฬิกาอ้างอิงที่รองรับโดยตัวรับส่งสัญญาณ E-Tile Native PHY Intel® Stratix® IP 10 FPGA มีวัตถุประสงค์เพื่อเป็น 125 MHz ถึง 700 MHz
ความละเอียด
รองรับสัญญาณนาฬิกาอ้างอิง 125 MHz ถึง 700 MHz สําหรับตัวรับส่งสัญญาณ E-Tile Native PHY Intel® Stratix® IP FPGA 10 รองรับในซอฟต์แวร์ Intel Quartus® Prime Pro Edition เวอร์ชั่น 22.4