ปัญหานี้เกิดขึ้นเมื่อใช้เครื่องมือ SOC EDS เพื่อสร้างตัวโหลดล่วงหน้า หลังจากสร้างไฟล์การตั้งค่า HPS และ BSP ใหม่ แล้ว คําสั่ง make กําลังทําให้ล้มเหลว:
tar zxf /cygdrive/c/intelFPGA/18.0/embedded/host_tools/altera/preloader/uboot-socfpga.tar.gz
tar: ข้อผิดพลาดในการเปิดที่เก็บถาวร: ไม่สามารถเปิด '/cygdrive/c/intelFPGA/18.0/embedded/host_tools/altera/preloader/uboot-socfpga.tar.gz'
make: *** [uboot-socfpga/.untar] ข้อผิดพลาด 1
เพื่อแก้ไขปัญหานี้ ต้องแก้ไขสองไฟล์ก่อนดําเนินการคําสั่ง make
1. C:\\embedded\ip\altera\preloader\src\Makefile.template
เปลี่ยนไฟล์ปัจจุบันด้วยไฟล์ที่แนบมาใน ลิงก์นี้ (ตรวจสอบให้แน่ใจว่าได้คลายซิปไฟล์ก่อนที่จะคัดลอก)
2. C:\\embedded\host_tools\cygwin\etc\fsสหรัฐ
ในไฟล์ fsในแง่ของ: แสดงความเห็นบรรทัดนี้:
#non/cygdrive cygdrive binary,posix=0,ผู้ใช้ 0 0
และเพิ่มบรรทัดนี้แทน:
ไม่มี /cygdrive ไบนารี cygdrive, posix=0, ผู้ใช้, noacl 0 0
ปัญหานี้มีกําหนดเวลาให้แก้ไขในการเปิดตัวซอฟต์แวร์ Intel® Quartus® Prime ในอนาคต