ID บทความ: 000077319 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/12/2018

ทําไม Platform Designer ถึงค้างเมื่อทําการแก้ไขการออกแบบด้วย Hard Processor System Intel® Stratix® 10 FPGA IP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 18.1 Platform Designer อาจค้างเมื่อแก้ไขระบบด้วย Hard Processor System Intel® Stratix® 10 FPGA IP เนื่องจากพื้นที่ Java heap จัดสรรตามค่าเริ่มต้นไม่เพียงพอ

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ เพิ่มพื้นที่ java heap ที่จัดสรรตามที่จําเป็นโดยเริ่ม Platform Designer จากบรรทัดคําสั่งพร้อมตัวเลือก "-jvm-max-heap-size=<size>m" แนะนําให้ใช้ 16384 สําหรับ<เพิ่มขนาด> แต่อาจต้องเพิ่มเป็น 32768 สําหรับระบบขนาดใหญ่

    ตัวอย่างเช่น "qsys-edit –jvm-max-heap-size=16384m my_project.qsys"

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 TX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้