ตามค่าเริ่มต้นแล้ว ตัวจับเวลา SP ไม่ได้ออกจากการรีเซ็ตใน UBOOT เราจะไม่สามารถเข้าถึงการลงทะเบียน S10 SoC SP Timer ในพื้นที่ผู้ใช้ UBOOT หรือ Linux (EL0:ไม่มีสิทธิพิเศษ
การดําเนินการ)
การเปลี่ยนแปลง UBOOT ที่ทํา:
/u-boot/arch/arm/mach-socfpga/spl_s10.c (รหัสเพิ่มเติมหลังจากบรรทัดที่ 70)
socfpga_per_reset(SOCFPGA_RESET(SPTIMER0), 0);
socfpga_per_reset(SOCFPGA_RESET(SPTIMER1), 0);
/u-boot/arch/arm/mach-socfpga/include/mach/reset_manager_s10.h (รหัสเพิ่มเติมหลังจากบรรทัดที่ 105)
#define RSTMGR_SPTIMER0 RSTMGR_DEFINE(2, 6)
#define RSTMGR_SPTIMER1 RSTMGR_DEFINE(2, 7)
จากนั้นเราสามารถอ่าน/เขียนตัวจับเวลา SP
SOCFPGA_STRATIX10 # mw ffd24800 ffffffff; mw ffd21160 01010101; mw ffd21164 01010101; mw ffd21064 01010101; mw ffd21068 01010101
SOCFPGA_STRATIX10 #
ล็อกอิน stratix10swvp: root
ล็อกอินล่าสุด: Sat Jun 24 05:27:20 UTC 2017 บน ttyS0
root@stratix10swvp:~# 0xffc03000 devmem2 พร้อม0xa5a5a5a5
root@stratix10swvp:~# devmem2 0xffc03000
มูลค่าตามที่อยู่ 0xFFC03000 (0xffff8021c000): 0xA5A5A5A5