ID บทความ: 000077278 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/06/2012

อินเทอร์เฟซ DDR3 ที่มีสัญญาณmem_ckหลายสัญญาณอาจมีข้อผิดพลาดที่ไม่พอดี

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อผลิตภัณฑ์ DDR3

    อินเทอร์เฟซหน่วยความจํา DDR3 ที่มี mem_ck ความกว้างมากกว่า อาจพบอุปกรณ์ Arria V หรือ Cyclone V มากกว่าหนึ่งเครื่อง ซึ่งอาจพบได้ ข้อผิดพลาด no-fit คล้ายกับต่อไปนี้:

    Error (175020): Illegal constraint of DQS Group to the region (2, 0) to (22, 0): no valid locations in region Info (175028): The DQS Group name: DQS_LOGIC_BLOCK_5~DQ_X8/9 Info (175015): The I/O pad is constrained to the location PIN_AP28 due to: User Location Constraints (PIN_AP28) Error (171000): Can't fit design in device

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้มีดังนี้:

    1. เปิดไฟล์ xxx_addr_cmd_pads.v in บรรณาธิการข้อความ
    2. ค้นหา localparam USE_ADDR_CMD_CPS_FOR_MEM_CK และ ตั้งค่าเป็นtrue

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA
    Cyclone® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้