ID บทความ: 000077240 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 26/02/2013

ทําไมฉันจึงไม่สามารถใช้โหมด systolic เมื่อใช้ Addnsub ได้

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใน MAC และmult_adderคอร์ เมื่อใช้สัญญาณ Addnsub การลงทะเบียน systolic จะไม่สามารถใช้ได้อย่างถูกต้อง

ความละเอียด นี่เป็นเพราะข้อจํากัดของฮาร์ดแวร์ของโครงสร้างบล็อก DSP 28nm Systolic ไม่ใช่โครงสร้าง Systolic ทั่วไป ดังนั้นเมื่อ Addnsub สลับแบบไดนามิก ผลลัพธ์การคํานวณจะไม่ถูกต้องสําหรับผลลัพธ์การแตะครั้งแรก ดังนั้นอย่าให้การสนับสนุนนี้เป็นเมกะคอร์

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้