ปัญหาสำคัญ
ข้อมูลจําเพาะ PCI Express Base ระบุว่าตัวรับสัญญาณสามารถ หรืออาจเลือกบิต Address Translation (AT) ของทรานแซคชัน Layer Packet (TLP) และแจ้ง TLP ที่ได้รับว่ามีรูปแบบไม่ถูกต้องหาก AT ไม่ใช่ 2'b00 อุปกรณ์ Arria V, Cyclone V และอุปกรณ์ IV Stratixทําได้ ไม่ดําเนินการตรวจสอบนี้ เมื่ออุปกรณ์เหล่านี้ส่งต่อ TLP ไปยัง Application Layer พวกเขาตั้งค่าบิตเหล่านี้เป็นค่าศูนย์
นอกจากนี้ เมื่ออุปกรณ์เหล่านี้ส่งต่อ TLP ไปยังแอปพลิเคชัน
Layer ไม่มีบิตที่สํารองไว้ [3:0] จากไบต์ 1 ของส่วนหัว TLP
พอร์ตรากตั้งค่าบิตที่สงวนไว้ [7] เป็นไบต์ 0 ของส่วนหัว TLP
ถึง 1 หาก TLP ถูกส่งต่อเพื่อตอบสนองการยืนยันอิน app_msi_req พุต
พิน; หรือ Root Ports จะตั้งค่าบิตที่สงวนไว้นี้เป็น 0 สำรอง
bit [7] จะเป็น 0 เสมอสําหรับปลายทาง
ไม่ต้องแก้ไขปัญหาใดๆ อย่างไรก็ตาม คุณไม่สามารถพึ่งพา บิต AT เพื่อตั้งค่าสถานะ TLPs ที่ผิดปกติ ปัญหานี้จัดทําเป็นเอกสารในเวอร์ชัน 12.0 ของ Arria V Hard IP สําหรับคู่มือผู้ใช้ PCI Express และCyclone V Hard IP สําหรับคู่มือผู้ใช้ PCI Express