ID บทความ: 000077174 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 17/12/2013

คอนโทรลเลอร์ DDR3 ที่ใช้ UniPHY จะยอมรับคําสั่งรีเฟรชสําหรับอินเทอร์เฟซการเลือกชิปหลายอินเทอร์เฟซอย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คอนโทรลเลอร์หน่วยความจําที่ใช้ UniPHY ไม่ได้ออกคําสั่งรีเฟรชให้กับชิปทั้งหมดของอุปกรณ์หน่วยความจําแบบหลายชิปหรือ DIMM ในรอบนาฬิกาเดียวกัน

ตัวอย่างเช่น สําหรับกรณีการเลือกชิปสี่ตัว เคสจะปรับกลับเป็น CS0 และ CS2 ในรอบนาฬิกาเดียว ตามด้วย CS1 และ CS3 ในรอบถัดไป

การยืนยันสัญญาณที่เลือกของชิปทั้งหมดในรอบสัญญาณนาฬิกาเดียวกันสงวนไว้สําหรับการใช้ตามดุลพินิจของผู้จัดจําหน่ายหน่วยความจํา

ความละเอียด

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้