ID บทความ: 000077173 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 25/11/2013

การย้าย UniPHY IP จาก 13.0 SP1 DP5 เป็น 13.1 รีเซ็ต GUI เป็นค่าเริ่มต้น

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อ DDR2, DDR3, LPDDR2, QDR II, RLDRAM II, และผลิตภัณฑ์ที่ใช้ RLDRAM 3 UniPHY

    เมื่อห่อหุ้ม EMIF ระดับสูงสุดเกิดขึ้นใน Quartus II ซอฟต์แวร์เวอร์ชัน 13.0 SP1 DP5 จะเปิดขึ้นในเวอร์ชัน 13.1, พารามิเตอร์ GUI ตัวแก้ไขถูกรีเซ็ตเป็นค่าเริ่มต้นและเฉพาะการออกแบบของคุณ พารามิเตอร์จะสูญหาย

    ความละเอียด

    วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการลบ ENABLE_DELAY_CHAIN_WRITE พารามิเตอร์ จากไฟล์ห่อหุ้มระดับบนสุด ในการทําเช่นนี้ ให้เปิดระดับสูงสุด ไฟล์ wrapper ในเครื่องมือแก้ไขและลบบรรทัดต่อไปนี้:

    -- Retrieval info:

    ปัญหานี้จะได้รับการแก้ไขในรุ่นในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้