ID บทความ: 000077110 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 01/12/2012

ข้อผิดพลาดอาจเกิดขึ้นในการจําลอง EMIF VHDL กับ Riviera-PRO

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ปัญหานี้มีผลต่อ DDR2, DDR3, LPDDR2, QDR II, RLDRAM II, และผลิตภัณฑ์ RLDRAM 3

    หากคุณกําลังใช้เวอร์ชัน Riviera-PRO 2012.06 เพื่อจําลอง อินเทอร์เฟซหน่วยความจําภายนอกที่มาพร้อมโฟลว์การจําลอง VHDL คุณอาจ พบข้อผิดพลาดต่อไปนี้:

    # ELAB2: Fatal Error: ELAB2_0103 Input and inout ports of type reg are not allowed in Verilog modules instantiated in VHDL. # KERNEL: Error: E8005 : Kernel process initialization failed. # VSIM: Error: Simulation initialization failed.

    ความละเอียด

    การแก้ไขปัญหาสําหรับปัญหานี้คือการอัปเกรดเป็น Riviera-PRO เวอร์ชัน 2012.10

    ปัญหานี้จะไม่ได้รับการแก้ไข

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้