ซอฟต์แวร์ Quartus® II รายงานข้อผิดพลาดที่พอดีนี้เมื่อคุณทําพิน nPERSTL* ที่ไม่ถูกต้องไปยังการกําหนดตําแหน่ง PCI Express Hard IP ในอุปกรณ์ Cyclone® V
พิน nPERSTL0 เชื่อมโยงกับบล็อก PCI Express(PCIe) Hard IP ด้านบนซ้าย และ nPERSTL1 เชื่อมโยงกับบล็อก PCIe HIP ด้านซ้ายล่าง
หมายเหตุ: การแมปนี้จะตรงข้ามกับการแมปที่ใช้โดย Stratix® V และ Arria® V
การแก้ไขปัญหานี้ แก้ไข RTL ตามที่อธิบายไว้ด้านล่าง หรืออัปเกรดเป็นซอฟต์แวร์ Quartus II เวอร์ชัน v13.1
ด้านล่างนี้เป็นขั้นตอนในการสลับไปใช้ Soft Reset Controller:
1) เปิดไฟล์ .v ที่altpcie_cv_hip_ast_hwtclสร้างอินสแตนซ์ (เช่น ...\pcie_lib\top.v)
2) ค้นหาพารามิเตอร์hip_hard_reset_hwtclและเปลี่ยนค่าเป็น 0 (ศูนย์)
3) ปิดใช้งานพอร์ตอินพุตpin_perstบนอินสแตนซ์ IP ไปยัง hardwire pin_perst ถึง 1'b1 (เช่น \top_hw.v)
- ตัวอย่าง: .pcie_rstn_pin_perst (1\'b1)
4) ขับขี่ต่อไป npor อินพุตด้วยสัญญาณรีเซ็ตดั้งเดิมเพื่อรีเซ็ตตรรกะของคอร์และแอปพลิเคชัน