ID บทความ: 000077094 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 02/04/2014

บรรทัด: อัตราข้อมูลไม่ถูกต้อง! ค่าเซลล์ต้องอยู่ระหว่าง 0.0 และ 1434.0 Skipping!

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นข้อผิดพลาดนี้เมื่อนําเข้าไฟล์ PowerPlay Early Power Estimator (EPE) Intel® Quartus® II ที่สร้างขึ้นในเครื่องมือ EPE เวอร์ชั่น 13.1 และก่อนหน้าสําหรับการออกแบบ Stratix® V ซึ่งมีฟังก์ชันเมก้า ALTLVDS_TX หรือ ALTLVDS_RX ที่ทํางานในอัตราข้อมูลที่มากกว่า 1434 Mbps

 

 

 

ความละเอียด

อุปกรณ์ Intel® Stratix® V รองรับอัตราข้อมูลสูงสุด 1600 Mbps โดยใช้ ALTLVDS ขึ้นอยู่กับเกรดความเร็วของอุปกรณ์ ดูข้อมูลจําเพาะโดยละเอียดได้ที่ Intel® Stratix® V Device Datasheet (PDF)

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้