ID บทความ: 000077086 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 05/06/2013

ฉันจะเปิดใช้งานการใช้พอร์ต Txs Slave ของอินเทอร์เฟซ PCIe Avalon-MM ได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย หากต้องการเปิดใช้งานการใช้พอร์ต Txs Slave จะต้องตั้งค่า Master Enable bit (บิต 2) ในการลงทะเบียนพื้นที่กําหนดค่า PCIe® ที่ออฟเซ็ต0x4ต้องตั้งค่าเป็น '1' ผ่านอินเทอร์เฟซ CRA (สังเกตได้ที่บิต 2 จาก cfg_prmcsr) หากไม่มีการตั้งค่า Master Enable bit เป็น '1' สัญญาณTxsWaitRequest_oจะยังคงอยู่ที่ '1' และจะไม่ยอมรับธุรกรรมการอ่านและเขียน

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้