การปรับเทียบอุปกรณ์ Stratix® V และ Arria® V GZ ATX PLL ขึ้นอยู่กับเวอร์ชันซอฟต์แวร์ Quartus® II และสถานะล็อก ATX PLL
ซอฟต์แวร์ Quartus II เวอร์ชั่น 13.1.1 และก่อนหน้า
0x0ออฟเซ็ตที่อยู่ ATX Tuning Register มีอยู่ในซอฟต์แวร์ Quartus II เวอร์ชั่น 13.1.1 และก่อนหน้า การเขียนไปยัง ATX Tuning Register address 0x0ออฟเซ็ตจะกระตุ้นการปรับเทียบด้วยตนเอง แต่ขั้นตอนการสอบเทียบจะไม่รบกวน ATX PLL หากแสดงสถานะถูกล็อกแล้ว
หากต้องการปรับเทียบ ATX PLL ในซอฟต์แวร์ Quartus II เวอร์ชั่น 13.1.1 และก่อนหน้า คุณสามารถใช้วิธีการด้านล่าง
ซอฟต์แวร์ Quartus II เวอร์ชัน 13.1.1 และก่อนหน้า และ ATX PLL ถูกล็อคไว้แล้ว
- เขียนไปยังที่อยู่0x0ออฟเซ็ตของ "การลงทะเบียนการปรับแต่ง ATX"
ปลดล็อคซอฟต์แวร์ Quartus II เวอร์ชั่น 13.1.1 และก่อนหน้าและ ATX PLL
- เขียนไฟล์ ATX PLL MIF ทั้งหมดไปยัง ATX PLL
- เขียนไปยังที่อยู่0x0ออฟเซ็ตของ "ATX Tuning Register"
ซอฟต์แวร์ Quartus II เวอร์ชัน 13.1.2 และใหม่กว่า
มีการเพิ่ม ATX Tuning Register เพิ่มเติมในซอฟต์แวร์ Quartus II เวอร์ชั่น 13.1.2 หากต้องการปรับเทียบ ATX PLL อีกครั้ง คุณสามารถใช้วิธีการด้านบน หรือใช้วิธีการตามรายละเอียดด้านล่าง
0x1ออฟเซ็ตที่อยู่ ATX Tuning Register มีอยู่ในซอฟต์แวร์ Quartus II เวอร์ชัน 13.1.2 และใหม่กว่า การเขียนไปยัง0X1ออฟเซ็ตที่อยู่ ATX Tuning Register จะกระตุ้นให้เกิดข้อถกเถียงเกี่ยวกับสถานะล็อก ATX PLL ในปัจจุบัน
ข้อกําหนดสําหรับการสอบเทียบ ATX PLL ที่ประสบความสําเร็จ
ในซอฟต์แวร์ Quartus II ทุกเวอร์ชัน คุณต้องปฏิบัติตามข้อกําหนดต่อไปนี้เพื่อการสอบเทียบ ATX PLL ที่ประสบความสําเร็จ:
- นาฬิกาอ้างอิง ATX PLL ต้องมี เสถียรภาพ และความถี่ที่ถูกต้อง
- ต้องมีสัญญาณ IP reconfig_mgmt_clk ของตัวรับส่งสัญญาณใหม่ เสถียรภาพ และความถี่ที่ถูกต้อง
- ห้ามรีเซ็ตหรือปิดเครื่อง ATX PLL
- ตัวรับส่งสัญญาณทั้งหมด PHY ที่ตอกบัตรจาก ATX PLL จะต้องถูกรีเซ็ตหลังจากการปรับเทียบ
0x1ออฟเซ็ตที่อยู่ ATX Tuning Register จะถูกเพิ่มไปยังเวอร์ชันในอนาคตของ Altera® Transceiver PHY IP User Guide (PDF)