ID บทความ: 000077039 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/09/2012

คําเตือน: ไม่สามารถรับค่าที่ร้องขอในองศา xx สําหรับเอาต์พุตสัญญาณนาฬิกาของเฟสพารามิเตอร์ได้ -- ได้ค่าที่ xx องศาได้

สิ่งแวดล้อม

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณได้ระบุค่า Phase Shift สําหรับสัญญาณนาฬิกาเอาต์พุต PLL อย่างไรก็ตาม ซอฟต์แวร์ Quartus® II ไม่สามารถบรรลุค่าการเปลี่ยนเฟสที่ระบุของคุณได้ แต่ซอฟต์แวร์ Quartus II ได้เลือกค่าการเปลี่ยนเฟสที่ใกล้เคียงที่สุด หากยอมรับค่าการเปลี่ยนเฟสที่เลือกโดยซอฟต์แวร์ Quartus II ไม่มีอะไรต้องทําอีก

    ขั้นตอนการเปลี่ยนเฟสที่มีอยู่จะขึ้นอยู่กับระยะเวลา VCO ของ PLL หารด้วย 8 ตัวอย่างด้านล่างให้คําอธิบายโดยละเอียด

    fin, PLL รวม: 100MHz
    fout, สัญญาณนาฬิกาเอาต์พุต PLL: 300MHz (ระยะเวลา: 3.333ns)
    ความถี่ VCO: 600MHz (ระยะเวลา: 1.667ns)
    เคาน์เตอร์ M: 6

    การเปลี่ยนเฟสต่อขั้นตอน = 1.667ns / 8 = 208.375ps
    บนสัญญาณนาฬิกาออก PLL 300MHz ที่มีระยะเวลา 3.333ns, 208.375ps เทียบเท่ากับ 22.5 องศาต่อขั้นตอน

    โดยสรุปแล้ว สามารถเปลี่ยนความละเอียดของการเปลี่ยนเฟสสําหรับ PLL ได้ด้วยการปรับความถี่ VCO

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® III FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้