เนื่องจากปัญหาที่ทราบกันในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 19.1 ถึง 19.4 การออกแบบตัวอย่างIntel® FPGA IP JESD204B อาจไม่สามารถทํางานได้อย่างถูกต้องเมื่อใช้อุปกรณ์ Intel® Arria® 10 และ Intel® Cyclone® 10 GX นี่เป็นเพราะพอร์ตที่ขาดไป 2 พอร์ต หากทําการสังเคราะห์และขาดพอร์ตไป 1 พอร์ต หากทําการจําลองการออกแบบตัวอย่าง JESD204B Intel® FPGA IP
หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนด้านล่าง:
1. เช่น การสังเคราะห์การออกแบบ ให้เพิ่มสองพอร์ตลงใน "altera_jesd204_ed_RX_TX.sv" ที่ "/ed_synth" ที่บรรทัดที่ 365
{
.jtag_avmm_bridge_master_reset_reset (jtag_avmm_rst)
.jtag_reset_in_reset_reset_n (1'b1),
}
2. เช่น การจําลองการออกแบบ ให้เพิ่มพอร์ตนี้ที่บรรทัด 364 ใน "altera_jesd204_ed_RX_TX.sv" ที่ "/ed_sim/testbench/models" ที่บรรทัดที่ 365
{
.jtag_reset_in_reset_reset_n (1'b1),
}
ปัญหานี้แก้ไขได้ตั้งแต่ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.1
