ปัญหาสำคัญ
คำอธิบาย
เมื่อใช้ E-Tile Hard IP สําหรับอีเธอร์เน็ต Intel® FPGA IP ตัวแปร PTP 10G/25G สัญญาณ o_sclk คือพัลส์แบบอซิงโครนัสที่ถูกกําหนดเส้นทางผ่านเครือข่ายนาฬิกา Timing Analyzer ระบุสัญญาณ o_sclk เป็นแหล่งสัญญาณนาฬิกาไม่ถูกต้อง และรายงานว่าเป็นสัญญาณนาฬิกาที่ไม่มีข้อจํากัด
ความละเอียด
คุณไม่จําเป็นต้องแก้ไขปัญหาชั่วคราว คุณสามารถละเว้นการวิเคราะห์ตัววิเคราะห์การกําหนดเวลาของ o_sclk เป็นนาฬิกาที่ไม่มีข้อจํากัดได้