ID บทความ: 000077025 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 14/09/2020

เมื่อใช้ E-Tile Hard IP สําหรับ Ethernet Intel® FPGA IP ตัวแปร PTP 10G/25G ตัววิเคราะห์เวลาจะรายงาน o_sclk สัญญาณเป็นนาฬิกาที่ไม่มีข้อจํากัดหรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® E-tile Hard IP สำหรับ Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อใช้ E-Tile Hard IP สําหรับอีเธอร์เน็ต Intel® FPGA IP ตัวแปร PTP 10G/25G สัญญาณ o_sclk คือพัลส์แบบอซิงโครนัสที่ถูกกําหนดเส้นทางผ่านเครือข่ายนาฬิกา Timing Analyzer ระบุสัญญาณ o_sclk เป็นแหล่งสัญญาณนาฬิกาไม่ถูกต้อง และรายงานว่าเป็นสัญญาณนาฬิกาที่ไม่มีข้อจํากัด

    ความละเอียด

    คุณไม่จําเป็นต้องแก้ไขปัญหาชั่วคราว คุณสามารถละเว้นการวิเคราะห์ตัววิเคราะห์การกําหนดเวลาของ o_sclk เป็นนาฬิกาที่ไม่มีข้อจํากัดได้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Stratix® 10 TX FPGA
    เอฟพีจีเอ Intel® Stratix® 10 DX
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้