ID บทความ: 000077019 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 18/12/2019

ทําไมรายงานการออกแบบตัวอย่างIntel® Arria® 10 และ Intel® Cyclone® 10 Avalon®-ST หรือ Avalon® -MM Interface สําหรับตัวอย่าง IP PCI Express* จึงละเลยคําเตือนเกี่ยวกับข้อจํากัด SDC

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อคอมไพล์Intel® Arria® 10 หรือ Intel® Cyclone® 10 Avalon®-ST หรือ Avalon® -MM Interface สําหรับการออกแบบตัวอย่าง IP PCI Express* ที่สร้างขึ้นโดยใช้ซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 19.4 หรือก่อนหน้า จะมีการพบคําเตือนข้อจํากัด SDC ที่ละเว้นต่อไปนี้

    คําเตือน(332174): ไม่สามารถจับคู่ตัวกรองที่ altera_xcvr_native_a10_false_paths.sdc(63): *twentynm_xcvr_native_inst|*inst_twentynm_pcs|*twentynm_hssi_*_pld_pcs_interface*|pld_10g_krfec_tx_pld_rst_nไม่สามารถจับคู่กับพินได้

    คําเตือน(332174): ไม่สามารถจับคู่ตัวกรองที่ altera_xcvr_native_a10_false_paths.sdc(53): *twentynm_xcvr_native_inst|*inst_twentynm_pcs|*twentynm_hssi_*_pld_pcs_interface*|pld_pmaif_tx_pld_rst_nไม่สามารถจับคู่กับพินได้

    คําเตือน(332049): ละเลยset_max_skewที่ altera_pci_express.sdc(34): แสดงถึงค่า [get_registers {*|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|dbg_rx_data_reg[*] *|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|dbg_rx_datak_reg[*]] มีองค์ประกอบที่เป็นศูนย์

    คําเตือน(332049): ละเลยset_max_skewที่ altera_pci_express.sdc(35): แสดงถึงค่า [get_registers {*|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|dbg_rx_data_reg_1[*] *|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|dbg_rx_datak_reg_1[*]] มีองค์ประกอบที่เป็นศูนย์

    คําเตือน(332049): ละเว้นset_max_delayที่ altera_pci_express.sdc(37): ข้อควรระวังคือคอลเลกชันที่ว่างเปล่า

    คําเตือน(332174): ตัวกรองที่ละเลยที่ altera_pci_express.sdc(38): *|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|altpcie_sc_bitsync_node:rx_polinv_dbg.dbg_rx_valid_altpcie_sc_bitsync_1|altpcie_sc_bitsync:altpcie_sc_bitsync|altpcie_sc_bitsync_meta_dff[0] ไม่สามารถจับคู่กับนาฬิกาหรือตัวรักษาหรือลงทะเบียนพอร์ตหรือพินหรือเซลล์หรือพาร์ติชัน

    คําเตือน(332049): ละเลยset_false_pathที่ altera_pci_express.sdc(38): การอธิบายไม่ใช่ ID วัตถุ

    คําเตือน(332174): ตัวกรองที่ละเลยที่ altera_pci_express.sdc(39): *|altpcie_a10_hip_pipen1b:altpcie_a10_hip_pipen1b|altpcie_sc_bitsync_node:rx_polinv_dbg.dbg_rx_valid_altpcie_sc_bitsync|altpcie_sc_bitsync:altpcie_sc_bitsync|altpcie_sc_bitsync_meta_dff[0] ไม่สามารถจับคู่กับสัญญาณนาฬิกาหรือตัวรักษาหรือลงทะเบียนพอร์ตหรือพินหรือเซลล์หรือพาร์ติชั่นได้

    คําเตือน(332049): ละเลยset_false_pathที่ altera_pci_express.sdc(39): การอธิบายอย่างไม่ถูกต้อง

                 

    สามารถละเลยคําเตือนข้อจํากัด SDC เหล่านี้ได้

     

    ความละเอียด

    ผู้ใช้สามารถละเลยคําเตือนข้อจํากัด SDC เหล่านี้ได้อย่างปลอดภัย

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้