ID บทความ: 000077006 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/06/2013

ทําไมฉันจึงเห็นปัญหาฟังก์ชันการทํางานของตัวรับส่งสัญญาณ PMA เมื่อใช้ NIOS II เป็น Avalon Memory Mapped Master สําหรับคอนโทรลเลอร์การกําหนดค่าตัวรับส่งสัญญาณใหม่เมื่อใช้อุปกรณ์รับส่งสัญญาณ Stratix V, Arria V หรือ Cyclone V

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • โปรเซสเซอร์ Intel® Nios® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0 และก่อนหน้า คุณอาจเห็นปัญหาการทํางานของตัวรับส่งสัญญาณ PMA เมื่อใช้ NIOS II เป็นหัวหน้าแมปหน่วยความจําAvalonสําหรับคอนโทรลเลอร์การกําหนดค่าใหม่เมื่อใช้อุปกรณ์รับส่งสัญญาณ Stratix® V, Arria® V หรือ Cyclone® V

    เมื่อเข้าถึงฟังก์ชัน PMA ตัวรับส่งสัญญาณต่อไปนี้ผ่านคอนโทรลเลอร์การกําหนดค่าใหม่ Avalonอินเทอร์เฟซแมปหน่วยความจําโดยใช้ NIOS II Master หรือต้นแบบAvalonอื่นๆ คุณอาจพบความล้มเหลวใน PMA ตัวรับส่งสัญญาณ

    Stratix V GX/GT/GS, Arria V GZ Arria V GX/GT/ST/SXCyclone V GX/GT/ST
    LOOPเชิงอนุกรมแบบย้อนกลับก่อนและหลัง CDRLOOPเชิงอนุกรมแบบย้อนกลับก่อนและหลัง CDRLOOPเชิงอนุกรมแบบย้อนกลับก่อนและหลัง CDR
    -การปรับให้เท่า Rxการปรับให้เท่า Rx

    ความล้มเหลว PMA เกิดจากความเสียหายภายในคอนโทรลเลอร์การกําหนดค่าใหม่ หากบัส reconfig_mgmt_address สลับเมื่อระบุสัญญาณ reconfig_busy ความล้มเหลวสามารถกู้คืนได้โดยตั้งโปรแกรมFPGAใหม่

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ คุณสามารถใส่ตรรกะที่ป้องกันไม่ให้มีการสลับคอนโทรลเลอร์การกําหนดค่าใหม่ reconfig_mgmt_addressบัสเมื่อมีการยืนยันสัญญาณreconfig_busy

    หรือคุณสามารถแทนที่ไฟล์ "alt_xreconf_uif.sv" ที่อยู่ในโฟลเดอร์ "คอนโทรลเลอร์™การกําหนดค่าใหม่" ของคุณด้วย ไฟล์นี้ และคอมไพล์การออกแบบของคุณใหม่

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

    Arria® V GT FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้