ฉันจะคอมไพล์ Programming Language Interface (PLI), convert_hex2ver.c ใน ModelTech เพื่อจําลองไฟล์เอาต์พุต MAX PLUS® II สําหรับการออกแบบที่มี ROM หรือ RAM เริ่มต้นได้อย่างไร

ดาวน์โหลดไฟล์ convert_hex2ver.c จากเว็บไซต์ EDIF (http://www.edif.org/lpmweb/convert_hex2ver.c)

• สร้างไฟล์ที่ชื่อ veriuser_mti.c โดยมีเนื้อหาดังนี้:

  #include "veriuser.h"
  #include "acc_user.h"
  
  extern convert_hex2ver();
  
  s_tfcell veriusertfs[] =
  {
      /*** Template for an entry:
      { usertask|userfunction, data,
        checktf(), sizetf(), calltf(), misctf(),
        ""},
      Example:
      { usertask, 0, check, 0, func, misctf, "" },
      ***/
  
      /*** add customer task entries here ***/
      /* This converts intel binary bit patterns to a verilog readmemb format*/
      {usertask, 0, 0, 0, convert_hex2ver,   0,  "",  1},
      
  {0} /*** final entry must be 0 ***/
  };
  
  /* mti interface */
  void init_usertfs()
  {
   p_tfcell usertf;
   for (usertf = veriusertfs; usertf; usertf  ) {
    if(usertf->type == 0)
      return;
    mti_RegisterUserTF(usertf);
   }
  }
  

• คอมไพล์และเชื่อมโยงไฟล์ต้นฉบับ C สองไฟล์ (veriuser_mti.c และ convert_hex2ver.c). ตัวอย่างเช่น:

   

  gcc -c -I/<full_path_to_modelsim>/include convert_hex2ver.c
gcc -c -I/<full_path_to_modelsim>/include veriuser_mti.c
ld -G -o altera.sl convert_hex2ver.o veriuser_mti.o

• สร้างและแก้ไขสําเนาภายในเครื่องของ modelsim.ini เพื่อรวมข้อมูลต่อไปนี้:

   

  Veriuser = /<full_path_to_where_you_created_altera.sl>/altera.sl

• คอมไพล์ไฟล์ Verilog Source โดยใช้ vlog คำ สั่ง คุณจะเห็นข้อความต่อไปนี้ในขณะวิเคราะห์ไฟล์โดยใช้ vlog:

  Loading work.<design_name> Loading /<full_path_to_where_you_created_altera.sl>/altera.sl

• ดําเนินการต่อด้วยการจําลอง