เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime เวอร์ชั่น 16.0 คุณอาจเห็นข้อความใด ๆ ด้านล่างเมื่อคุณเริ่มชุดเครื่องมือตัวรับส่งสัญญาณ (TTK) สําหรับอินเทอร์เฟซที่ไม่ใช่ PCIe® แต่มีอินเทอร์เฟซ PCIe ในการออกแบบของคุณ คุณอาจเห็นข้อความเหล่านี้เมื่อคุณเริ่ม TTK สําหรับอินเทอร์เฟซ PCIe
คุณอาจเห็นข้อผิดพลาดใน System Console Tree ตามที่แสดงไว้ใน ภาพหน้าจอ นี้
นี่เป็นเพราะขาดการเชื่อมต่อสัญญาณนาฬิกาสําหรับ Hard IP สําหรับคอนโทรลเลอร์การกําหนดค่าตัวรับส่งสัญญาณใหม่ของแกน PCI Express® IP ซึ่งส่งผลต่อการใช้ TTK สําหรับอินเทอร์เฟซอื่น ๆ
com.altera.debug.core
รุนแรง: TTK ล้มเหลวในการอ่านจาก PHY slave_ ไม่สามารถเปิดใช้งานฟังก์ชัน TTK สําหรับ PHY นี้ได้ โปรดตรวจสอบว่าreconfig_clkกําลังทํางานอยู่ และตรวจสอบให้แน่ใจว่า PHY นี้ไม่ได้ถูกรีเซ็ต
com.altera.debug.core
รุนแรง: open_service: ไม่สามารถเปิดบริการที่ /devices/)| @1#USB-1#/มาสเตอร์: ช่องสัญญาณไม่ว่าง
ข้อผิดพลาด: open_service: ไม่สามารถเปิดบริการที่ /devices/)| @1#USB-1#/มาสเตอร์: ช่องสัญญาณไม่ว่าง
ขณะดําเนินการ
"open_service master $"
(ขั้นตอน "" บรรทัดที่ 6)
ถูกเรียกใช้จากภายใน
""
(ไฟล์บรรทัด "" )
ถูกเรียกใช้จากภายใน
""
ในการแก้ไขปัญหานี้ แก้ไขการสร้างอินสแตนซ์ของ Hard IP สําหรับคอร์ PCI Express® และเพิ่มนาฬิกาอ้างอิง PCIe ไปยังการเชื่อมต่อคอนโทรลเลอร์การกําหนดค่าตัวรับส่งสัญญาณใหม่ตามที่แสดงด้านล่าง เปลี่ยนด้านล่างด้วยสัญญาณ REFCLK ที่แท้จริงของ PCIe ที่ใช้ในการออกแบบของคุณ
จาก:
.xcvr_reconfig_clk (1'b0),
...
.reconfig_pll0_clk (1'b0),
...
.reconfig_pll1_clk (1'b0),
ถึง:
.xcvr_reconfig_clk ()
...
.reconfig_pll0_clk (),
...
.reconfig_pll1_clk ()
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus® Prime เวอร์ชันในอนาคต