ID บทความ: 000076996 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 20/07/2017

ควรยกเลิกสัญญาณ CKE สําหรับอินเทอร์เฟซ DDR3 และ DDR4 อย่างไร

สิ่งแวดล้อม

  • ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime
  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • IP เอฟพีจีเอ Intel® Stratix® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สัญญาณ CKE ถูกดึงลงไปยัง GND บนการ์ดลูก DDR3 HiLo และยกเลิกด้วยการยกเลิกแบบขนาน Thevenin บนการ์ดลูก DDR4 HiLo

    ความละเอียด

    ที่อยู่และสัญญาณคําสั่งทั้งหมด รวมถึงสัญญาณ CKE ควรใช้การยกเลิกแบบทันทีสําหรับอินเทอร์เฟซ Arria®10 และ Stratix®10 DDR3 และ DDR4

    สัญญาณเหล่านี้ควรถูกยกเลิกด้วยตัวต้านทานต่อ VTT ที่ตอนท้ายของทอโพโลยี fly-by การยกเลิกนี้จําเป็นสําหรับการนําไปใช้งานอุปกรณ์หน่วยความจําแบบแยกเท่านั้น และไม่จําเป็นต้องใช้สําหรับ DIMM

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้