คำอธิบาย
คุณอาจเห็นข้อความแสดงข้อผิดพลาดนี้เมื่อคอมไพล์โครงการที่สร้างอินสแตนซ์ Intel® eSRAM IP ตามด้วยข้อความข้อมูลที่คล้ายกับข้อความเหล่านี้หมายถึงนาฬิกา ref อินพุต :
ข้อผิดพลาด (175001): The Fitter ไม่สามารถวาง 1 พินได้ ซึ่งอยู่ภายใน<esram_name>
ข้อมูล(14596): ข้อมูลเกี่ยวกับส่วนประกอบที่ล้มเหลว:
ข้อมูล(175028): ชื่อพิน: <esram_refclk_name>
เหตุผลที่ข้อผิดพลาด fitter นี้เกิดขึ้นคือนาฬิกาอ้างอิง PLL อินพุต eSRAM ไม่มีการกําหนดมาตรฐาน LVDS I/O ในโครงการ
ความละเอียด
นาฬิกาอ้างอิง PLL อินพุต eSRAM รองรับมาตรฐาน LVDS I/O เท่านั้น แต่ตัว IP Intel® eSRAM ไม่รวมงานนี้
เพิ่มการกําหนด qsf มาตรฐาน LVDS I/O สําหรับนาฬิกาอ้างอิง eSRAM PLL และวางไว้บนพินนาฬิกาอินพุตเฉพาะ (CLK_ESRAM_[0,1]p/n) บนขอบด้านบนหรือด้านล่างของ FPGA