ID บทความ: 000076956 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/02/2016

Seriallite III มีการละเมิดเวลาบนนาฬิกาที่ไม่เกี่ยวข้องสองสัญญาณสําหรับสัญญาณอินพุตcrc_error_inject

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย Serialite III MegaCore เวอร์ชั่น 13.1 และก่อนหน้าอาจแสดงการละเมิดเวลาใน TimeQuest ระหว่างนาฬิกาที่แตกต่างกัน การละเมิดเวลาเกี่ยวข้องกับสัญญาณอินพุต crc_error_inject คู่มือผู้ใช้ Seriallite III จะแนะนําให้ผู้ใช้ใช้ "tx_user_clock" เพื่อขับเคลื่อนสัญญาณ "crc_error_inject" เนื่องจากสัญญาณ crc_error_inject ไม่ได้ซิงโครไนซ์กับสัญญาณนาฬิกาที่ถูกต้องภายในคอร์ Seriallite III จึงมีการแจ้งการละเมิดเวลา
ความละเอียด

Seriallite III MegaCores เวอร์ชั่น 13.1 และเก่ากว่าจําเป็นต้องใช้นาฬิกาภายในเพื่อซิงโครไนซ์สัญญาณอินพุตcrc_error_inject  ตัวเลขต่อไปนี้แสดงวิธีแก้ไขปัญหาสําหรับปัญหานี้

Figure 1.

ผู้ใช้จําเป็นต้องกําหนดเส้นทางสัญญาณนาฬิกาภายใน "tx_coreclkin" ไปยังโมดูลระดับบนสุดโดยการสร้างพอร์ตเอาต์พุตขึ้นตามลําดับชั้น  ในการออกแบบระดับบนสุดของผู้ใช้ สามารถใช้สัญญาณนาฬิกา "tx_coreclkin" เพื่อขับเคลื่อนสัญญาณอินพุต "crc_error_inject" ได้

โดยสมมติชื่ออินสแตนซ์ Seriallite III ของ "sl3" และการออกแบบระดับสูงสุดของผู้ใช้เป็นอันดับต้นๆ มีขั้นตอนต่อไปนี้เพื่อใช้งานโซลูชันข้างต้น

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Arria® V GZ FPGA
Stratix® V GS FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้