ID บทความ: 000076941 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 21/06/2016

ข้อผิดพลาดภายในเกิดขึ้นขณะจําลองโมเดลการจําลอง JESD204B IP Core VHDL โดยใช้ VCS MX

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อคุณใช้เครื่องมือจําลอง VCS MX เพื่อจําลอง VHDL โมเดลการจําลองของคอร์ IP JESD204B คุณจะพบกับ ข้อความแสดงข้อผิดพลาดที่แสดงด้านล่าง:

    ข้อผิดพลาด-[INTERR] ข้อผิดพลาดภายในพบข้อผิดพลาดภายใน ที่สามารถแก้ไขได้ผ่านการสนับสนุนลูกค้า VCS เท่านั้น กรุณา ส่งสตริงข้อผิดพลาดภายในต่อไปนี้ไปยังฝ่ายสนับสนุนลูกค้า VCS: \'ไม่สามารถแยกกลุ่มได้\'

    ปัญหานี้มีผลต่อคอร์ IP JESD204B ในซอฟต์แวร์ Quartus II เวอร์ชั่น 14.0 Arria 10, 14.1, 15.0 และ 15.1

    ความละเอียด

    ตั้งค่า XLRM=TRUE ในไฟล์ synopsys_sim.setup

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้