เมื่อทําการสังเคราะห์การออกแบบ SystemVerilog ในซอฟต์แวร์ Quartus® Prime Standard Edition คุณอาจเห็นข้อความแสดงข้อผิดพลาดภายในมีลักษณะดังนี้:
ข้อผิดพลาดภายใน: ระบบย่อย: INFER, ไฟล์: /quartus/synth/infer/infer_ram_inference.cpp, บรรทัด: 7403 !is_mixed_width()
ปัญหานี้ได้รับการกําหนดให้แก้ไขในซอฟต์แวร์ Quartus Prime รุ่นใหม่ในอนาคต