ID บทความ: 000076910 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/04/2019

ทําไมการออกแบบตัวอย่าง IP อินเทอร์เฟซหน่วยความจําแบนด์วิธสูง (HBM2) ในIntel® Stratix® 10 MX FPGAแสดงการละเมิดความกว้างของชีพจรขั้นต่ํา

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® อินเทอร์เฟซหน่วยความจำแบนด์วิทสูง (HBM2)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.1 และก่อนหน้า คุณอาจพบการละเมิดความกว้างของพัลส์นาที หากคุณสร้างการออกแบบตัวอย่างสําหรับ IP อินเทอร์เฟซหน่วยความจําแบนด์วิดธ์สูง (HBM2) ที่มุ่งเป้าไปที่Intel® Stratix® 10 MX FPGA

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ดาวน์โหลดและติดตั้งซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.1 patch 0.04 จากลิงก์ที่เหมาะสมด้านล่าง หลังจากติดตั้งโปรแกรมแก้ไขให้ทําตามขั้นตอนที่แสดงในไฟล์ Readme

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.2

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 MX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้