ID บทความ: 000076905 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 17/04/2018

คําเตือน (169177): <number> พินต้องเป็นไปตามข้อกําหนดIntel FPGAสําหรับอินเทอร์เฟซ 3.3, 3.0 และ 2.5-V สําหรับข้อมูลเพิ่มเติม โปรดดู AN 447: การอนุมานอุปกรณ์ MAX 10 ที่มีระบบ 3.3/3.0/2.5-V LVTTL/LVCMOS I/O</number>

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Lite Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นคําเตือนด้านบนเมื่อคุณกําหนดมาตรฐาน LVTTL/LVCMOS I/O 3.3/3.0/2.5-V LVTTL/LVCMOS I/O ให้กับพินอินพุตในอุปกรณ์ Intel® MAX® 10

    นี่คือข้อความที่สร้างขึ้นโดยอัตโนมัติในซอฟต์แวร์ Intel Quartus® Prime และไม่สามารถลบได้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® MAX® 10 FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้