ID บทความ: 000076878 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/10/2017

ทําไมการจําลองจึงล้มเหลวเมื่อใช้ตัวอย่างการออกแบบ Interlaken

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Interlaken (เจนเนอเรชั่น 2)
  • Interlaken
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาใน Interlaken IP Core (เจนเนอเรชั่น 2) rx_digitalreset และ reset_stat สลับตลอดเวลาเมื่อใช้สภาพแวดล้อมการจําลองแบบจําลองหรือ ncsim ส่งผลให้ระบบการจําลองไม่สามารถเข้าสู่สถานะล็อกหรือเสร็จสิ้นได้สําเร็จ

    ความละเอียด

    ปัญหานี้ไม่มีอยู่เมื่อใช้สภาพแวดล้อมการจําลอง VCS

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นในเวอร์ชัน v17.1 ของซอฟต์แวร์ Intel® Quartus® Prime

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้