ID บทความ: 000076870 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/10/2019

ทําไมเลเยอร์ทรานแซคชันของเอนด์พอยต์ Intel® Stratix® 10 L/H-Tile PCIe* จึงติดค้างในการรีเซ็ตเมื่อเริ่มต้น FLR การรีเซ็ตระดับฟังก์ชัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • Avalon-ST Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อปิดใช้งานความสามารถ Function-Level Reset (FLR) การตั้งค่าการกําหนดค่าการเขียน การตั้งค่าพารามิเตอร์ Initiate Function-Level Reset ของ Device Control Register เป็น 1 จะทําให้เลเยอร์ธุรกรรมของ Endpoint Intel® Stratix® 10 L/H-Tile PCIe* ค้างอยู่ในรีเซ็ต

    ปลายทาง Intel® Stratix® 10 L/H-Tile PCIe* จะตอบสนองต่อคําขอที่ตามมาด้วย TLP คําขอที่ไม่รองรับ (UR)

    จําเป็นต้องมีการรีเซ็ตทั่วไปเพื่อกู้คืนจากกรณีข้อผิดพลาดนี้ เช่น PERST#, Hot Reset หรือปิดใช้งาน/เปิดใช้งานลิงก์

    ความละเอียด

    เมื่อต้องการหลีกเลี่ยงปัญหานี้ ให้เปิดใช้งานความสามารถของ FLR ในตัวแก้ไขพารามิเตอร์ IP

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้