ID บทความ: 000076851 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/01/2017

มีปัญหาที่ทราบเกี่ยวกับพฤติกรรม tCCD_S ใน ip Arria 10 FPGA DDR4 หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อใช้คอนโทรลเลอร์ DDR4 Arria® 10 ไตรมาส คุณอาจพบความล่าช้าของคําสั่ง CAS_n-to-CAS_n กับกลุ่มธนาคารต่างๆ ไม่ตรงกับการตั้งค่าพารามิเตอร์ tCCD_S ใน Arria 10 DDR4 Parameter Editor ตัวอย่างเช่น คุณอาจตั้งค่า tCCD_S เป็น 4 ใน Parameter Editor แต่ให้สังเกต 8 รอบในรูปแบบคลื่นและฮาร์ดแวร์ของการจําลอง ซึ่งส่งผลให้มีช่องว่างระหว่างการอ่านหรือเขียนทรานเซคชันที่ต่อเนื่อง และสามารถลดประสิทธิภาพของอินเทอร์เฟสของคุณ ความล่าช้าเพิ่มเติมนี้เกิดขึ้นเนื่องจากคอนโทรลเลอร์มีจํานวนหน้าสูงสุดที่สามารถเปิดพร้อมกันได้

    ความละเอียด

    เปิดใช้งาน "Auto-Precharge Control" โดยทําเครื่องหมายที่กล่องในแท็บคอนโทรลเลอร์ใน Arria 10 DDR4 Parameter Editor ซึ่งช่วยให้คุณสามารถปิดหน้าที่ไม่จําเป็นต้องใช้อีกต่อไปได้ด้วยตนเอง การสลับสัญญาณนี้จะเติมพลังให้กับธนาคารและเพิ่มพื้นที่ว่างในคอนโทรลเลอร์เพื่อยอมรับคําสั่งใหม่

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้